7nm的芯片和14nm的芯片

 芯片是一种集成电路，由大量的晶体管构成。不同的芯片有不同的集成规模，大到几亿；小到几十、几百个晶体管。晶体管有两种状态，开和关，用1、0来表示。多个晶体管产生的多个1与0的信号，这些信号被设定成特定的功能（即指令和数据），来表示或处理字母、数字、颜色和图形等。芯片加电以后，首先产生一个启动指令，来启动芯片，以后就不断接受新指令和数据，来完成功能。

 电路面积的增大在很多时候是可以提升电路性能的，但是有些串行度很高的算法是难以用增加面积的方法来提升性能的。

 数字电路的性能一般用延时latency表示，latency越小表示从数据送入到数据处理完成消耗的时间越少，latency等于时钟周期T乘以运算所需的周期数n。

 时钟周期T由一般电路的关键路径（critical path）的延时所决定，关键路径上有一个个的逻辑门，这些逻辑门的延时都是由工艺决定的。7nm的工艺下逻辑门的延时就比14nm的工艺下的逻辑门的延时要小，所以一般来说，7nm工艺下的电路的时钟周期会比14nm的要小。

 所以14nm的芯片性能要想追赶7nm的芯片，就只能在运算的周期数上面下功夫了，增大面积可以增加并行度，从而减小运算的周期数。

 比如有一个运算需要做100个乘法。7nm的芯片只有一个乘法器，时钟周期为5ns。14nm的芯片有两个乘法器，时钟周期为8ns。

 那么7nm的芯片上只有一个乘法器，那就需要100个周期才能算完这100个乘法，完成这个运算耗时5ns*100=500ns。

 而14nm的芯片上有两个乘法器，那么14nm的芯片只需要50个周期就能完成100个乘法，完成这个运算耗时8ns*50=400ns。

 从上面就可以看到14nm的芯片性能还超过了7nm的芯片，但代价是14nm的芯片使用了两个乘法器，而7nm的芯片只用了一个乘法器。另外，14nm的乘法器的面积可能是7nm的乘法器面积的2倍。这样14nm的芯片所消耗的面积就是7nm芯片的4倍。

 所以结论就是，可以通过面积去换性能。

那为什么大家都要绞尽脑汁的去追求新工艺呢？为什么不用老工艺多花费一点面积呢？

 假设14nm的工艺一个平方毫米的面积要花费1亿元，7nm工艺一个平方毫米花费2亿元。那上面的7nm的芯片花费的价格仅是14nm芯片的一半，但是性能上7nm芯片只比14nm芯片低20%。所以工艺的进步，最大的收获就是成本的下降（当然摩尔定律似乎快要走到极限了）。此外，电路面积过大容易使得芯片在制造过程中产生缺陷，从而进一步增加成本。这就是为什么大家都喜欢用新工艺的原因。